IT之家10月29日消息，《》当地时间昨日表示，根据其掌握的最新三星半导体存储路线图，三星电子将于2026年推出的下代V-NAND堆叠层数超过400，而预计于2027年推出的0anmDRAM则将采用VCT结构。
三星目前最先进的NAND和DRAM工艺分别为第9代V-NAND和1bnm（12纳米级）DRAM。
报道表示三星第10代（即下代）V-NAND将被命名为BV（BondingVertical）NAND，这是因为这代产品将调整NAND结构，从目前的CoP外围上单元改为分别制造存储单元和外围电路后垂直键合，整体思路与长江存储Xtacking、铠侠-西部数据CBA相似。
韩媒表示，这一改动可防止NAND堆叠过程中对外围电路结构的破坏，还能实现较CoP方案高出60%的位密度；2027年的V11NAND层数进一步增长，I/O速率可提升50%；未来有望实现千层堆叠。
而在DRAM内存领域，韩媒表示三星电子将于2025年上半年推出1cnmDRAM，2026年推出1dnmDRAM，而到2027年则将推出第一代10nm以下级0anmDRAM内存，整体同三星存储器业务负责人李祯培此前展示的内容相近。
报道认为三星电子将在0anm节点引入VCT（IT之家注：垂直通道晶体管）技术，构建三维结构的DRAM内存，进一步提升容量的同时减少临近单元干扰。此前消息指，三星将于明年完成4F2VCTDRAM原型开发。
